英特尔10nm终于露面了，顺便带出了小弟22FFL

为业界对手并不规范，没有体现出摩尔定律。对此，该公司的高级院士、技术与制造事业部制程架构与集成总监Mark Bohr表示，晶体管密度是衡量制程工艺领先性的首要准则。英特尔提出的指标是基于标准单元的晶体管密度，包含决定典型设计的权重因素，从而得出一个之前被广泛接受的晶体管密度公式：

这个公式可用于任何制造商的任何晶圆，且已被业界广泛使用，它能够明确、一致地测量晶体管密度，并为芯片设计者和客户提供关键信息，准确比较不同制造商的制程。通过采用这个指标，业界可以改变制程节点命名的乱象。

英特尔14纳米制程采用第二代 FinFET 技术，其晶体管鳍片更高、更薄且更加密集，从而提升了密度和性能。这些改进的晶体管需要的鳍片数量更少，进一步提升了制程的总体密度。

晶体管栅极间距从90纳米缩小至70纳米，最小互连间距从80纳米缩小至 52 纳米，从而让晶体管密度到达每平方毫米 3,750 万个晶体管的标准。通过采用超微缩技术，14纳米制程相比之前的 22 纳米，实现了显著的微缩，其中逻辑单元面积微缩为此前的37%，晶片尺寸微缩超过此前的一半。

Mark Bohr表示，相比于业界其他的14/16/20纳米制程，英特尔14纳米制程的密度是它们的约1.3倍，这极大降低了单个晶体管成本（CPT）。业界友商的"10 纳米"制程预计于2017年的某个时段出货，而其晶体管密度仅与2014年便已开始出货的英特尔14纳米制程相当。

14 纳米制程超微缩的一个关键因素是引入自校准双图案成形 (SADP)，相比业界的曝光-蚀刻-曝光-蚀刻 (LELE) 方法，它在晶体管密度和良品率上更有优势。

14 纳米制程的持续优化使其性能比最初的14 纳米制程可以提升多达 26%，也可以在相同性能下降低50%以上的有效功耗。英特尔14+制程的性能比最初的14纳米制程提升了12%，而英特尔14++制程在此基础上又将性能提升了24%。

COAG（Contact Over active gate）技术，可进一步缩小面积。

虚拟栅极技术。

以下是该公司10nm晶体管的性能和功耗情况：

为低功耗物联网定制的22FFL

此次，除了推出10nm晶圆外，另一大看点，就是22FFL（低功耗FinFET ）平台。

22FFL是英特尔专门面向低功耗物联网和移动产品的FinFET技术，如入门级/经济型智能手机、车载电子产品和可穿戴设备。它基于该公司的22纳米/14纳米制程，提供性能、功耗、密度和易于设计等优势。

Mark Bohr表示，与先前的22GP（通用）制程相比，22FFL的漏电量最多可减少100倍。22FFL可提供与14纳米制程晶体管相媲美的驱动电流，同时实现比业界28纳米制程更高的面积微缩。

22FFL工艺包含一个完整的射频（RF）套件，并结合多种先进的模拟和射频器件来支持高度集成的产品。通过采用单一图案成形及简化的设计法则，使22FFL成为价格合理、易于使用可面向多种产品的设计平台，与业界的28纳米的平面工艺(Planar)相比在成本上极具竞争力。

能将FinFET技术做成低成本方案，英特尔确实有一套！不过，还是那句老广告词，不看广告，看疗效！不知道22FFL是否真的如英特尔所描述的那样，有如此好的性能和成本优势，一切还得经过市场检验才能知道。

ICF能否广为流传？

英特尔代工业务的缩写是ICF（Intel Custom Foundry），不知道在不久的将来，ICF是否会成为该公司又一个标志性的代号，一切还要看其业务拓展情况。

对于该部分业务，该公司技术与制造事业部副总裁 英特尔晶圆代工业务联席总经理Zane Ball表示，其晶圆代工业务通过两个设计平台--10GP（通用平台）和 10HPM（高性能移动平台），向客户提供10纳米制程。这两个平台包括已验证的广泛硅IP组合、ARM 库和 POP 套件，以及全面整合的一站式晶圆代工服务和支持。

本次活动上，英特尔公布了采用其10纳米制程工艺和晶圆代工平台的下一代FPGA计划--研发代号为"Falcon Mesa"的FPGA产品，以支持数据中心、企业级和网络环境中日益增长的带宽需求。

此外，英特尔加强了与ARM的合作，并做了重点介绍。这两家公司宣称在10纳米制程合作方面取得了重大进展。

在2016年8月于旧金山举行的英特尔信息技术峰会（IDF）上，其晶圆代工宣布与ARM达成协议，双方将加速基于英特尔10纳米制程的ARM系统芯片开发和应用。作为这一合作的结晶，此次，这两家公司全球首次展示了ARM Cortex-A75 CPU内核的10纳米测试芯片晶圆。这款芯片采用行业标准设计流程，可实现超过3GHz的性能。

对此，Zane Ball表示，英特尔10n