详解5纳米制程有多难，摩尔能不能迈过这道坎儿

图形

真正的关键层（critical layers）才需要采用EUV，未来combined混合模式光刻是趋势。

掩膜完成之后，将在生产线中使用。掩膜放在光刻机中，然后通过掩膜的投影光线把图形留在硅片的光刻胶上面。

理论上看，EUV的光刻工艺相对简单，可以节省成本。但是即便EUV在7纳米或者5纳米时准备好，从芯片制造商角度尚离不开多次图形曝光技术。因为真正的关键层（critical layers）才需要采用EUV，所以未来combined混合模式光刻是趋势。

在5纳米时，图形的形成是很大的挑战。为此芯片制造商希望EUV光刻能在7纳米或者5纳米时准备好。然而目前EUV光刻机尚未真正达到量产水平，其光源功率、光刻胶以及掩膜的供应链尚未完善。

如果EUV光刻在7纳米或者5纳米时不能达到量产要求，芯片制造商会面临窘境。尽管193i光刻有可能延伸至7纳米及以下，但是芯片制造成本的上升可能让人无法接受。

在5纳米时，采用EUV肯定比193i方法便宜，但是由于EUV光刻供应链大的改变，必须在整个工艺制造中新建供应链，其代价也高得惊人，全球只有极少数公司能承受。

Mentor Graphics经理David Abercrombie认为，在5纳米时，芯片制造商可能会采用不协调的混合策略，EUV的到来并不表示多次图形曝光技术的结束。在5纳米时，即便EUV 己准备好，也非常有可能根据线宽的不同要求采用混用模式，即分别有193i单次及多次图形曝光，单次EUV及EUV也很有可能要采用多次图形曝光技术。

这 一切都由不同的工艺尺寸来决定，对于那些简单、大尺寸的光刻层会采用193i单次图形曝光。相信至少两次图形曝光193i 2LE比单次EUV光刻要省钱，在三次图形曝光技术193i 3LE中对于有些层非常可能会更省钱，自对准的两次图形曝光（SADP）也比单次EUV光刻便宜。只有到4LE 或者5LE时，EUV才有优势。所以对应于不同尺寸的光刻层要采用相应的方法，EUV光刻有可能作为自对准的四次图形曝光技术（SAQP）的替代品。

当EUV延伸至7纳米以下时，作为一种提高光刻机放大倍率的方法，需要大数值孔径的镜头（NA），为此ASML已经开发了一种变形镜头。它的两轴EUV镜头在扫描模式下能支持8倍放大，而在其他模式下也有4倍，因此NA要达0.5至0.6。

由此带来的问题是EUV光刻机的吞吐量矛盾，它的曝光硅片仅为全场尺寸的一半，与今天EUV光刻机能进行全场尺寸的曝光不一样。

Mentor 的Abercrombie说，问题摆在眼前，假设EUV错失5纳米机会，或者技术最终失败，要如何完成5纳米？业界只能综合采用更严格的设计规则及更复杂 的多次图形曝光技术。非常可能是五次图形曝光技术5LE、把多次图形曝光技术的线宽再次分半的自对准的四次图形光刻技术（SAQP），因此工艺之中会有更 多的图形需要采用多次图形曝光技术，无疑将导致成本及工艺循环周期的增加。

晶体管材料

到5纳米时，需要一个更有潜力的晶体管形式，包括能使电子或者空穴迁移率更快的新沟道材料等。

另一个因素是晶体管的形成。目前芯片制造商在16nm/14nm包括10nm时都采用finFET结构，但是也到了转折阶段。

纳米线FET的晶体管结构的许多工艺步骤与finFET一样。在纳米线FET中，纳米线从源穿过栅层一直到漏。开初的纳米线FET可能由三个堆叠线组成。

Lam的泮认为，到5纳米时，需要一个更有潜力的晶体管形式，包括能使电子或者空穴迁移率更快的新沟道材料等。为了降低器件的功耗及提高它的频率而采用的新技术，必须能减少接触电阻及寄生电容。

以 Intel提出的纳米线FET为例。在实验室中，他们试验了相比硅材料更优的多种不同的沟道材料。如为了增大驱动电流，采用锗的沟道材料，用在NMOS及 PMOS晶体管中都是不错的。同样为了减少电容及降低功耗，可以把锗材料用在PMOS中，以及把III-V族材料用在NMOS中。

互连

每个工艺节点上的问题都在不断升级，业界正在开发不同的材料来解决互连问题。

互连的问题是什么？应用材料公司的策略计划部资深总监Micheal Chudzik说，III-V族、富锗及纯锗都有禁带宽度的问题，如漏电流变大。锗与III-V族材料在栅堆结构中有可靠性问题，至今未解决。

晶体管制成后，下面是后道工艺，引线互连是器件所必须的。由于采用通孔技术，器件的引线之间非常靠近，会由于电阻电容的RC振荡而导致芯片的延迟。

每个工艺节点上的问题都在不断升级，业界正在开发不同的材料来解决互连问题，但是当在7纳米及以下时，目前尚无更好的解决办法。

IMEC工艺技术和逻辑器件研发部副总裁Aaron Thean说，未来最大的改变是在后道工艺中也需要采用多次图形曝光技术，因此后道的成本将像火箭一样上升。这表明，在推动下一代工艺节点时，成本变成每个人必须面对的问题。

除非在后道工艺中有大的突破，否则在5纳米时问题将越来越复杂。越来越多的层级需要采用多次图形曝光技术，原先认为相对简单的后道工艺也很难应对。