AEMB软核处理器的SoC系统验证平台

　　4 SoC系统的FPGA综合实现

　　针对DE2-70开发板在进行SoC系统的FPGA综合时选用CycloneII系列器件EP2C70F896C6。系统时钟频率预设为50 MHz，不加额外约束条件下进行综合，综合后的逻辑资源占用报告如图3所示。

　　图3 SOC系统FPGA综合后逻辑资源使用情况

　　通过时序分析报告可知，该SoC系统在满足时序的前提下，系统实际运行频率可达到65.31 MHz。

　　5 SoC系统验证平台软件支持

　　考虑到SoC验证平台所包含的硬件部件与该平台的具体应用，系统软件主要构成如图4所示。Mini Bootloader负责应用程序从Flash器件向程序运行空间的加载。在DE2-70开发板上，借助于NiosII开发工具与开发板自带的基于NiosII的SOPC硬件系统，烧写Flash很方便。系统启动时可以从Flash开始启动，完成应用程序的拷贝后再跳转到主程序运行的存储器空间。在本系统中，为了使编程更加方便，将拷贝程序放在片上RAM中存储。系统从片上RAM开始启动，完成应用程从Flash到SDRAM的拷贝之后，跳转到SDRAM开始执行应用程序。

图4 SoC系统软件支持

　　AEMB微处理器在指令上与MicroBlaze达到99％的兼容，而后者的应用程序及操作系统的开发已经有非常成熟的范例。操作系统的移植主要是完成对硬件地址空间的修改与操作系统一些底层初始化代码的编写。最终在该SoC系统验证平台上完成了μC／OS-II的移植工作。

　　结 语

　　本文基于32位微处理器AEMB设计了一款SoC系统验证平台，给出了SoC系统经过FPGA综合后的逻辑资源占用情况，以及系统能够运行的最高时钟频率。该平台已在台湾友晶公司的DE2-70开发板上完成了FPGA验证。