• · sjh835170 老兄,请给我你的联系方式或者q11-06
• · 请教高手两个入门问题11-06
• · 大虾们，看过来11-06
• · 我做的封装的通孔是planted为什么生成gerber 却是NON planted？11-06
• · 关闭same net DRC 无效11-06
• · 出光绘时有以下警告，怎么回事？11-06
• · 我想看看lay好的板子有没有过孔打到焊盘上，怎么检查？11-06
• · 求教：绘图区不见了....11-06
• · allegro 16.2导出ODB++提示：11-06
• · 请教关于FANOUT11-06
• · 椭圆形的热风PAD怎么建呀11-06
• · 有关多个版本的LICENSE问题，请高手支招，多谢~11-06
• · 请高手帮个忙，解决一个文件转换的问题11-06
• · Cadence SPB 16.2 升级包？11-06
• · 时钟线波形不好怎么办11-06
• · 关于封装Layer和实际Layer的差异11-06
• · Allegro导网络表的错误，请高手赐教11-06
• · 拼板时 DRILL LEGEND 很占地方 可以删掉么？11-06
• · 按键不能走线的问题11-06
• · 请教如何画原理图11-06
• · cadence FPGA system planner 求助11-06
• · 在pads中打via有什么技巧11-06
• · Allegro 导入封装完了后显示Couldn't find padstack: PAD55CIR40D11-06
• · 诚聘PCB Layout工程师11-06
• · 谈谈华为二面的经历（欢迎经验者畅谈）11-06