微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 时钟线波形不好怎么办

时钟线波形不好怎么办

时间:10-02 整理:3721RD 点击:
我画的板子连接液晶屏的时候屏幕总有抖动的现象,后来用示波器观察发现液晶屏的时钟波形严重变型,本来应是方波的都快成三角波了,请问各位高手怎么修改呀。
原来的画的时候已经注意了,加了上下拉,而且与其他数据线尽量远离。
我们用的液晶屏是800*480的,时钟20M左右。

把问题描述清楚点,最好图文并茂,这样大家才能帮你!

rise fall tiime太大,你是不是在clock上加了滤波电容?或者线上寄生电容太带。

如果只是三角波的话,应该是你示波器的问题.你用的示波器模拟带宽是多少?

先排除你的示波器带宽影响,然后检查一下是不是走线太长,或者走线过程中的过孔太多,太大?

大家好,示波器贷款没问题,是100M的,走线长度已尽量缩短到最短,过孔只有一个是10_20mil的

把clock相关线路发上来看看,这不是单纯的layout问题

可以串一个电阻试一下

    我觉得那会更糟

你说的最短是多短啊,总有个数吧,我发现你提供的数据都要大家一个个问起来你才给啊,怎么给你出主意啊,麻烦!难道时钟信号哪些是关键数据你都不清楚?

时钟线上不可以有上拉或者下拉电阻。

看图说话,

不要上下拉电阻,然后在源段穿一个22到50欧的电阻试下

不要上下拉电阻,然后在源端串接一个22到50欧的电阻试下

建议上图!没见过时钟还上下拉的,一般都串接电阻,做始端匹配用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top