• · spb 16.x的 setup\user preferences如何设置？11-06
• · 求0.65mm pitch的BGA布线经验11-06
• · Cadence Allegro的的书籍深圳哪里有卖的？11-06
• · 打了16。3，030的补丁，为什么线，零件等不能被高亮，急11-06
• · 弱弱的问一句：11-06
• · cadence中约束规则设置中thru via 是什么意思11-06
• · Genesis安装步骤11-06
• · 设置快捷键的问题11-06
• · 中兴通讯EDA工具手册-pdf，给需要的人11-06
• · Cadence 16.3如何修改约束规则11-06
• · 如何在Allegro里面点击走线就能显示线宽11-06
• · 丝印层的索引标号11-06
• · 求教大家，我的器件有些是以中心为原点，有些是pin1为原点，怎么批量统一成一种11-06
• · 画好的outline如何修改倒角11-06
• · 请教各位仁兄：ALLEGRO16.5如何设置区域规则？11-06
• · 各位前辈大师们紧急求助11-06
• · Cadence电源层得问题11-06
• · 盲埋孔工艺一阶、二阶、三阶是如何定义并区分的？11-06
• · 16.3的为什么不能用命令画边框？11-06
• · PCB布线时 显示的DRC很小，怎么把它改成大号字11-06
• · 求助：如何在allegro中设置Xnet结构11-06
• · allegro中如何做异形焊盘？11-06
• · 大家看看这个叠层结构如何？11-06
• · ALLEGRO 导入网络时 place changed component 选项的作用？11-06
• · cadence元件布局的规则是怎么样的？11-06