微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence中约束规则设置中thru via 是什么意思

cadence中约束规则设置中thru via 是什么意思

时间:10-02 整理:3721RD 点击:
本人英文不是很好,对于cadence中约束设置中spacing的thru via这一栏不是很了解

贯穿孔

就是过孔!走线在换层时使用的。

上一篇:Genesis安装步骤
下一篇:弱弱的问一句:

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top