• · cadence spb15.7 怎么没有orcad capture cis11-06
• · allegro16.3 如何在焊盘上打VIL（盲孔）不显示DRC错误11-06
• · 自制VIA 过孔，四层板，中间两层负片，大家看看 设置是否正确？11-06
• · Allegro PCB Layout11-06
• · 为什么位号都是重叠的？11-06
• · allegro导出ODB++文件11-06
• · Cadence高速电路板设计与仿真(第1版)11-06
• · 在ALLEGRO中，如何将外框编辑为封闭的图形？11-06
• · 3年前的双核T7100 CPU/1G内存的笔记本可以跑15.7吗？的11-06
• · 求教 LAYOUT时怎样做屏蔽框11-06
• · 请问：怎么在allegro里设置鼠标滚轮放大缩小？11-06
• · 2.4G信号不得已要从顶层换到底层，怎么办？11-06
• · 如何删除T连接点11-06
• · 请问为什么在铺动态铜箔的时候静态铜箔会飞掉11-06
• · 关于16.3，快捷键问题11-06
• · 怎么样用铺铜当做导线用？11-06
• · 如果我有原理图或者pcb的文件，可以提取出里面元器件的封装不？11-06
• · allegro16.3看不到元件高度11-06
• · allegro旋转快捷键失效，求助11-06
• · 原理图打印_边框问题11-06
• · 出Drill文件时如何将通孔与盲埋孔分开？11-06
• · 钻孔文件： 设计精度大于drill output file data 怎么解决？11-06
• · allegro里面如何给未指定网络的焊盘或者shape指定网络阿11-06
• · allegro 16.5 如何导出DXF文件11-06
• · 请教DDR布线中 串联终端电阻摆放位置的问题11-06