微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么位号都是重叠的?

为什么位号都是重叠的?

时间:10-02 整理:3721RD 点击:
为什么concepthdl导入到allegro16.5以后,有些器件的位号是重叠的阿?谁有相同的经验,麻烦告诉一声阿!谢谢阿。

你是不是把assembly层跟silk层的ref都打开了?

不是这个原因阿,是部分器件有这种重叠现象,大部分器件没有重叠。

原因找到了,就是你说的这样。但是很奇怪,竟然只有少部分器件是重叠的,大部分没有。

大部分没有,可能是因为那些个元件封装里根本没有建assembly层

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top