• · TI的3352硬件设计求教11-06
• · 最近布了块板子，打样回来焊接测试失败，交流下11-06
• · allegro放置器件时，有木有可以像protel那样的对齐功能？11-06
• · 16.5 的 new hotfix ~~ s035 ~~出現囉11-06
• · 元件怎么实现mirror geometry11-06
• · 为什么我的机子上没有环境变量11-06
• · 求Cadence Allegro 官方使用说明书~11-06
• · DDR2的布线必须进行仿真吗？11-06
• · 装16.5找不到license11-06
• · 请问各位大侠 关于pcb中走线11-06
• · allegro 16.5 安装 问题11-06
• · ORCAD不能创建allegro网表11-06
• · 16.3选完元件后元件不随鼠标移动11-06
• · 为什么candence16.5的版本不能保存100以上的引脚11-06
• · 求candence15.7软件 帮帮忙 急死啦11-06
• · Same net spacing contrains不起作用不知道怎么回事11-06
• · SDRAM拉等长 时钟线能绕蛇形吗？11-06
• · 怎么将一些人为的DRC错误设为特殊允放11-06
• · 关于PADS转ALLEGRO转出的问题11-06
• · 在PCB中根据布线情况变换引脚的连线，可以吗？11-06
• · 为什么昨天安装的allegro16.5版本的今天不能用了呢11-06
• · Allegro PCB Editor11-06
• · 请问安装16.5好还是16.6好？11-06
• · 光标显示的大小如何调节11-06
• · 高速pcb设计中，阻抗失配（讨论）11-06