• · 求关于布局的一些注意事项！11-06
• · 不显示Rdly走线长度的问题。11-06
• · 用Z-COPY怎么复制LINE？11-06
• · Waived DRCs如何使用？11-06
• · 制作封装显示错误11-06
• · 請問空pin的dip零件,在plan如何實現不要pad11-06
• · ddr和flsh的line to line 间距一般设置多少,400M主频？11-06
• · 制作焊盘时的热焊盘的选项11-06
• · 如何把制作的script文件，设置成快捷键？11-06
• · 安装ALLEGRO16.6后出现下列问题，请朋友们指点一下11-06
• · 出问怪问题了，16.3突然visibility里面的选项变了11-06
• · 有关16.6 PCB与SCH不能双向同步点亮问题11-06
• · Allegro 3D11-06
• · LP_Wizard运行不了，双击后报错（有图）11-06
• · Allegro PCB Editor移动元器件时软件报错退出怎么解决11-06
• · allegro 中的工具pad designer 打开出现错误，求解释11-06
• · 求助：关于16.2布线问题11-06
• · 如何在建封装的时候改变焊盘的Designator？11-06
• · 把右边的route的快捷键窗口弄不见了，如何恢复！11-06
• · 如何将没有net的管教高亮？11-06
• · 我把一个器件的PLACE_BOUND_TOP删除了，这个如何恢复？11-06
• · pcb保存时提示这个错误，database is locked and cannot be saved。11-06
• · 图中红色圈中的是什么规则11-06
• · 求LP Wizard 10.4 WIN7怎么破解11-06
• · 软件中能将器件的封装合为整体不，有时删除时不小心把器件的一些东西就删除了？11-06