• · 正负片的问题，请教11-06
• · 会AD和cadence还用学习PADS吗？11-06
• · ddr 双面板求指教11-06
• · 输出钻孔文件时报错11-06
• · 有没有哪位高高手用MSO示波器或则逻辑分析仪测试过DDR？11-06
• · Drill间距按比例被放大了11-06
• · cadence allegro 16.2整板铺铜时铜皮不避让11-06
• · 点击 shape下面的 change shape type 没有反应11-06
• · 关于软板的高速走线11-06
• · orcad16.3怎么在阻焊层添加遮蔽物？就是想让顶层的接地铜露出一部分好焊接一些东西11-06
• · 如此诡异的DRC错误，求大神指教11-06
• · 请教各位一个问题：allegro里面如何将一个已有的元件封装进行修改？11-06
• · cadence 16.5 PCB Editer里面纸张大小无法设置11-06
• · 关于DDR3数据组的串联电阻的问题11-06
• · allegro封装内如何开机械槽11-06
• · 手机主芯片 pdf11-06
• · WHY？dxf中的椭圆部分导不进PCB中11-06
• · cadence 16.6版本的，启动很慢啊，求高手解决11-06
• · 使用cadence16.6，为什么45度线fillet失败11-06
• · allegro 16.3 菜单setup 下的drawing size命令无法使用？11-06
• · 软件问题求救11-06
• · Allegro中限高区域的设置？11-06
• · 很怪的问题，在orcad中的gnd网络正常，但导入allegro后一部分gnd网络变成gnd_网络了11-06
• · Allegro 16.6的约束管理器中的bus删不掉11-06
• · allegro是否不能将模块中的区域设置规则带到调用模块的pcb中11-06