• · 急！PADS2005格式的PCB转到SPB_16.2中出现问题11-17
• · 为什么我用add line设置anti etch时总违反间距规则？11-17
• · Cadence中制作VIA中怎么设置内外径？drill hole是内径？regular hole是外径？11-17
• · Cadence能不能像AD一样直接填充（填充铜皮）？而不覆铜？11-17
• · 关于PCB板销售11-17
• · allegro script求助11-17
• · Orcad转网表问题11-17
• · 关于用allegro分析hfss中电路板模型的问题11-17
• · allegro里的xnet 为何设置不 上呢，请指教！11-17
• · cadence 16.5 allegro中有没有drawing options啊？11-17
• · 在allegro PCB中当设置了VCC GND等层之后，如何修改他们的填充图案？11-17
• · 为什么allegro负片覆铜是这样显示的？11-17
• · 如何调整数字和小数点之间的间距11-17
• · allegro 16.5安装成功后出现的问题11-17
• · 复用的问题11-17
• · 15.5 测量的尺寸转到16.5中，就不能删除呢？11-17
• · 新手求助Allgro中各layers的分析。11-17
• · 请问热风焊盘和anti pad的作用是什么？11-17
• · 关于drill legned11-17
• · thermal relief和anti-pad的设置问题11-17
• · allegro to Power PCB11-17
• · 请教一个Design Entry HDL的弱智问题,问题已解决11-17
• · 请教，怎样在PCB中把元件位号重排，然后导入到原理图中，谢谢！11-17
• · 線拐角處顯示，不是平滑的。怎麼設置？11-17
• · 我用15.7版本在CANDENCE中更改了器件封装后11-17