• · V-CUT是否能这么做，带45度和90度 如图11-07
• · 布线的时候，电源与GND间距多大为好呢11-07
• · SUPPRESS UNCONNECTED PADS被勾选显示灰色,无用过孔的PAD被去掉11-07
• · Allegro建元件封装时在assembly和silk层用add-line和add-rectangle区别11-07
• · cadence 显示电源地网络飞线11-07
• · 跪求一BRD文件，练习用，最好有原理图！11-07
• · 请问谁能给我点有RF设计资料11-07
• · 請問這種pad 如何建11-07
• · 为什么会弹出这个来，是不是设置没设置好阿11-07
• · allegro 16.6 swap pin11-07
• · allegro 焊盘出线拐角的规则约束设置在哪里？11-07
• · 测试点应该如何在 orcad 和 allegro 中配套使用？11-07
• · 关于安装allegro viewer 出现的视窗，怎办？11-07
• · 求教：使用16.5版本换层问题11-07
• · 求查找边框断开处11-07
• · 求添加NETclass方法11-07
• · 乱乱的hotfix版本11-07
• · 加泪滴出现如下提示11-07
• · allgeo16.5过孔重叠问题11-07
• · allegro 16.6里面的class ,bus ,net class分别干什么用？11-07
• · 请教PDF的原理图如何导出网表11-07
• · 编辑掉了，这个问题很弱智11-07
• · DDR3 T型地址线如何设置等长？11-07
• · cadence copy 同样的电路11-07
• · 如何将元器件的镜像信息回传至ORCAD11-07