微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allgeo16.5过孔重叠问题

allgeo16.5过孔重叠问题

时间:10-02 整理:3721RD 点击:
好像16.5里面的过孔必须完全重合才会产生drc,那么不完全重合的情况下面好像都不产生drc,是不是我哪里没有设置对还是说16.5确实是这样?

这个地方设置了吗?


我今天找到了,在同个网络里面有个option 里面有个drc报错的选择要选择true

能告诉我一下 怎么设置过孔重叠DRC报错吗?或者帮忙提供一下设置教程文档什么的。谢谢!

Design Mode下的Duplicate drill hole 的DRC打开就能显示。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top