• · PADS2005转Allegro的问题！11-16
• · 为什么下面这块铺铜跟不能更引脚连载一起？11-16
• · Allegro的PCB线路板brd格式＝＞Protel 的pcb格式 11-16
• · 在allegro中设置vias的问题11-16
• · 求助：allego中线等长的容忍度怎么估算？11-16
• · 请问怎样修改已放置的过孔大小？11-16
• · spb15.5的补丁问题11-16
• · 找 CADENCE 15.211-16
• · 请下载了cadence15.5的朋友回答一下：11-16
• · Allegro怎么导网络表.在线等11-16
• · 哪位大侠有完整例子工程提供啊？11-16
• · 请教在ALLEGRO中怎样设置泪滴功能啊！11-16
• · 如何在allegro中加热焊盘。11-16
• · 关于转网络表的问题11-16
• · concept hdl操作问题11-16
• · 请教各位：net locked 之后，怎么unlocked呢？11-16
• · 关于建封装的一个小问题11-16
• · 高手们生成了网表后怎么导入PCB11-16
• · 怎样让地层（ground）的铜在过孔看上去是避开的？象图中一样。11-16
• · 聘请赚职allegro教师11-16
• · 求 Cadence SPB 15.2 ！11-16
• · 自己建封装，导入netlist时出现的错误。11-16
• · 如何加光学点和定位孔？11-16
• · 怎样才能去掉XD的error mark11-16
• · Board Outline11-16