• · 点亮器件的时候,怎样使原理图上和PCB上的一一对应起来？急11-17
• · 新手：原理图上的电容布局时放在哪？11-17
• · 原理图库制作求助11-17
• · 请教，修改原理图后，如何使PCB中无网络关系的线自动删除？11-17
• · 请教cadence原理图11-17
• · 请教哪个文件是Cadence原理图文件 具体 怎么打开11-17
• · 关于导网表问题11-17
• · 出椭圆孔时 NC ROUTE 的问题，请大侠帮忙！11-17
• · 安装cadence遇到的问题。11-17
• · 为何不同地方下载的16.2大小不一样？11-17
• · spb16.2 下载地址11-17
• · CADENCE16.2在VISTA下生成网表的问题11-17
• · 感觉16.2bug挺多啊11-17
• · 求助：thermal relief和anti pad 问题11-17
• · 最近Cadence有查处盗版行为吗？11-17
• · ALLEGRO画铜皮时可否自动ASSIGN NET？11-17
• · 求SPB15.7的安装软件11-17
• · 大俠，何用skill實現change subclass的功能11-17
• · 问一个很多人忽略的问题：11-17
• · allegro如何实现块拷贝？11-17
• · 求 Cadence Allegro SPB 15.711-17
• · orcad启动速度慢，有没有解决办法？11-17
• · allegro转protel11-17
• · 找人做板子11-17
• · 15.7版画的原理图，现在用16.2打开生成网络表时提示错误：11-17