微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ALLEGRO画铜皮时可否自动ASSIGN NET?

ALLEGRO画铜皮时可否自动ASSIGN NET?

时间:10-02 整理:3721RD 点击:

由于经常要画一些RF的板子,走RF线时我喜欢用銅皮替代走线,这样画出来的微带线规整些,也方便修整。但在ALLEGRO中画SHAPE时需要再ASSIGN给它NET,这样感觉不太方便,而且它ASSIGN NET在右键选项很下面,这样画久了有点烦。不知ALLEGRO中可否做到象PROTEL那样,画铜皮到器件上时,能自动附上网络属性呢?

如果一个shape跨越了两个不同net的via孔,而shape又没有自动避让,那让他自动添加什么网络什么?

有遇到多个NET时,可不自动ASSIGN,对象只有一个NET时,自动ASSIGN该NET即可。或者说有DRC ERROR时,自动NULL NET就行了。楼上是不是有写SKILL的想法呀,如果是这样那真是很感谢哦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top