• · ：Allegro 16.2 中，Capture 不能生成 PCB Editor 网表11-17
• · 等长处理11-17
• · LAYOUT交流11-17
• · allegro 16.01谁能提供一个下载地址，或网盘，16.20无法导出pdf，license不全谢谢11-17
• · 各位做这样一个PCB要多长时间，用CANDENCE软件11-17
• · allegro 里新做的封装为什么看不到？11-17
• · 导网表遇到的问题11-17
• · 询问网表对比问题11-17
• · 生成网络表的错误11-17
• · 如何更新Symbol的版本？11-17
• · 刚刚把15.7装好，可位装过达人进来讨论一下11-17
• · 重复设计11-17
• · 请问如何用allegro做盲，埋孔11-17
• · 增加标号11-17
• · 安装Cadence.Allegro.PCB.Design.v16.2出问题了，帮忙……11-17
• · Allegro16.01破解问题11-17
• · 『研讨』如何将元器件按原理图自动排列11-17
• · 原理图导入报错请教？11-17
• · 关于CAMCAD11-17
• · constraint 可以用程式跑嗎？11-17
• · 我在使用skill时碰到的问题！11-17
• · 如何将Protel设计移植到Cadence PCB设计软件中11-17
• · Cadence Concept HDL & Allegro原理图与PCB设计11-17
• · 请问怎样在Allegro布线时添加封装长度的约束？11-17
• · ORCAD 轉 net.出現下面錯誤,請問usb1 是有什麼問題呢？要怎麼改善11-17