微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问怎样在Allegro布线时添加封装长度的约束?

请问怎样在Allegro布线时添加封装长度的约束?

时间:10-02 整理:3721RD 点击:

如题,在高速布线中需要考虑到封装内长度的不一致,不知道在设置约束时如何处理。目前我们是在Excel里面分段设计,很麻烦

请高手赐教!

邮箱:jesuswilliam@yahoo.cn

File\import\pin delay

thank

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top