• · 关于分层与布线规则！11-06
• · allegro16.0 安装问题11-06
• · 如何设置每层的线宽和间距？11-06
• · 紧急求助，concept HDL的元件如何自动编号，谢谢11-06
• · 有没有全局修改命令？比如线宽11-06
• · 请教制作脚本的问题11-06
• · orcad转allegro Net名不能连多个？11-06
• · 请问一下，我的BGA为什么不能fanout11-06
• · cadence原理图可以转换成其他格式的文件输出打印吗？11-06
• · 不知谁能分享一下spb16.2的第一张光盘么？11-06
• · 谁能教一下我怎么样安装allegro15.511-06
• · 如何快速設定constraints呢11-06
• · clipboard.log中出现的问题11-06
• · 请教,import网表出现这样的error有关系吗？ 封装比元器件多pin11-06
• · 请教下这种规则设置是怎样理解的？11-06
• · 晒薪水了！11-06
• · 内参消息，关于CST和Cadence的11-06
• · 难道就没有一个人知道答案？11-06
• · 求助！ 誰有allegro.dll11-06
• · 差分线的间距能不能比DEFAULT里的间距小哪？11-06
• · 盲埋孔做对比需要什么特殊设置么？11-06
• · 使用封装生成器时候要注意啥？11-06
• · 急急急！如何解决“pman 遇到问题需要关闭。我们对此引起的不便表示抱歉。”11-06
• · 差分線怎么設？11-06
• · spb16.01 破解问题11-06