微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线的间距能不能比DEFAULT里的间距小哪?

差分线的间距能不能比DEFAULT里的间距小哪?

时间:10-02 整理:3721RD 点击:
差分线的间距能不能比DEFAULT里的间距小哪?我设了差分线的间距比DEFAULT里的间距小,然后就有了DRC错误了。按说差分线的间距的优先级比DEFAULT里的优先级高呀,高手们帮忙解决一下,,,是不是因为我的优先级没设呀?具体在哪设?

把DRC的详细截上来看看

我的DEFAULT里的间距是0.13MM,差分线是0.08,就出现了如图的DRC....我是认为不应该出,因为差分线的优先级比DEFAULT里的高呀。、



[ 本帖最后由 madin 于 2008-12-3 13:43 编辑 ]

知道了,问题解决了。多谢!各位。

说说原由啊,让我分享分享啊

差分线的规则没有设

有一个属性是设差分线最小线距的
给个你想要的值就可以了

学习 学习..

学习一下

感觉allegro好复杂啊,既然有了规则约束管理器,还要弄个很不直观的属性,并且属性的优先级还高于约束管理,感觉很散,有时候又感觉不是很严谨,难道就不能把这些东西分类统一管理吗?

学习 了

你是不是MONTOR软件公司的托啊,

学习了

你是不是MONTOR软件公司的托啊,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top