• · 求layout老师11-12
• · 手机PCB LAYOUT面试一般会被问些什么问题啊？11-12
• · EDA工程师的几个阶段，找出差距，大家共同发表一下EDA的发展方向吧！11-12
• · 常用贴片元件封装11-12
• · 关于使用PADS如何管理BOM表的方法。11-12
• · 扒抄板的全过程揭晓11-12
• · 请教logic 出 bom的问题11-12
• · 这个封装如何做11-12
• · 手机主板pcb布板时，最后打地孔数量过多，会有什么不良效果？11-12
• · 有没有把6223平台的PCB板做成6层通孔板的高手吗？11-12
• · 请教Pads2005 SP2的安装问题11-12
• · 深圳兼职手机PCB layout设计或培训11-12
• · 關于硬件線路圖BUS總線問題——請教！11-12
• · 推荐个PCB阻抗计算工具11-12
• · allegro16.2的光标可以改变吗？11-12
• · 请教权威人士：RF在第一层时，以第三层或第四层做参考地对性能有何影响？11-12
• · 请教（allegro 16.2）走线技巧11-12
• · 用allegro16.2的疑问11-12
• · CAM350 V9.1怎样去掉捕捉栅格这个功能11-12
• · 怎样快速核对两个文件的走线是否一样？11-12
• · allegro16.2中怎样设置可以使VIA打在PAD上不提示DRC？11-12
• · 我的Cadence 15.2安装后打开Layout时，出现 The option Allegro_Design_Editor_62011-12
• · 请教:6层手机板一般厚度多少？4层了11-12
• · Cadence RF PCB设计指南11-12
• · Cadence 15.2 使用时导入网表总是报错，元件更新后在PCB中总是没更新过来，还是原来11-12