微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 底层测试点无法添加

底层测试点无法添加

时间:10-02 整理:3721RD 点击:
提示说明是:Padstack S1_0C_TEST does not match the layer stackup ... REJECTED                   顶层添加是没问题的



你把图2中的layer中的bottom改为either,应该就可以把图1中的top side和bottom side都激活了

这个我试了,我选either或者bottom 图一蓝框中的底层测试点表贴焊盘就是添加不进去,提示我Padstack S1_0C_TEST does not match the layer stackup ... REJECTED 焊盘和叠层不匹配,没搞明白哪里不匹配, 顶层的就可以

你这是啥软件 没见过

S1_0C_TEST  的层不对

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top