微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于跨平面走线

关于跨平面走线

时间:10-02 整理:3721RD 点击:
QA检查板块很多关于跨平面的问题,感觉走线时不可避免会出现跨平面导致阻抗不连续。尤其靠近TOP和bottom的层,更容易出现空白平面。请问,如何尽可能避免?
          哪些信号必须严格完整参考平面?
          top和bottom的内层,如何处理?
          谢谢。

差分 clk 时钟等重要 信号一般都需要完整的参考层面

重要信号与普通信号之间要有所取舍,保留重要的信号就行

好像有点明白了,抓主要矛盾。多谢!

重要信号优先处理。多谢!

EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励EDA365签到奖励

学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top