微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 急!导第一方网表时出错

急!导第一方网表时出错

时间:10-02 整理:3721RD 点击:
请问大神:导第一方网表时出错“#1 ERROR(ORCAP-36055): Illegal character in \eb7106-jk(2)\.”这表示哪里有非法字符啊?原理图中没有eb7106-jk(2)这个元件。

你的原理图应该是从其他的原理图中拷贝过来的吧!?自己没有建原理图库。

原理图是以前导pads的吧

括号是非法字符

非法字符

学习一下

非法字符  

第一网表要求很严格,用第三网表吧

应该是这个原因,后来导的第三方的。

用第三方导出的网表PCB和原理图不能交互工作,抓取零件没那么方便。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top