微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教一个报警DRC问题

请教一个报警DRC问题

时间:10-02 整理:3721RD 点击:
顶层和底层GND铺铜,最外画了一圈route keepin ,和route keepin 报警,照理说没什么影响,该怎么处理?谢谢!


如果铜皮和板框间距足够就不用处理呀

地铜和板框齐平; 地和route keepin齐平也没什么关系吧?

shape改成动态,就自动缩回去了

谢谢! 应该是没有勾选defer performing dynamic fill选项

地铜相对于板框也是要内缩的呀

把铜皮边缘切掉,重新添加铜皮,再合并

你哪个圈应该是route keeoput吧

这个在哪里啊

我一般无视这个问题,直接wave

直接忽略

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top