微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > SigXplorer设置约束的时候无法选择另一个器件管脚

SigXplorer设置约束的时候无法选择另一个器件管脚

时间:10-02 整理:3721RD 点击:

如图,信号是从U1到J1点到点直连,很简单的拓扑结构,在SigXplorer设置约束的时候,无法选择另一个器件管脚。
在From里面可以选择U1或者J1,但是在To里面怎么都选不上另一个器件,手动输入也不行,点add之后输入的就消失了,这怎么解决啊?




没遇到过,帮顶

确实是个问题

以前有遇到过
你把home 下面的pcbenv 删除 在新建一个看看

没太看懂你的意思,home指的是Cadence的安装路径?我装在D:\Cadence\,该路径下没有pcbenv啊;
D:\SPB_DATA路径下倒是有一个pcbenv文件夹;把这个文件夹删掉吗?会不会导致什么问题啊

U1、J1没有模型

据说是补丁问题,还没试,你可以试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top