微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 詢問VIA問題?

詢問VIA問題?

时间:10-02 整理:3721RD 点击:
詢問VIA問題?請問關於VIA不是都先鑽孔之後在孔壁的內測度同嗎?但是我看ALLERGO的檔案隨便一個VIA,紅色斜線區是鑽孔的區域對吧?然後黃色斜線區是REGULATOR PAD用在TOP層連接的,這樣請問VIA的孔壁內側度同的區域怎麼看呢?




画的不错。

小畫家很好用的

这个软件里面的孔的大小就是成品孔的大小,一般来说pcb孔铜厚度加工完20um以上就可以了

所以在這軟件上孔壁內側鍍銅的厚度是沒辦法看出來多少MIL的對嗎?

内层镀铜都是跟板厂联系好,告诉你的要求的

可以看的,Tools-Padsack-Modify design padsack后选中要查看的VIA


,如图中计算可得孔内铜厚为5mil,但实际厚度与板厂工艺和精度有关。

5mil的孔铜厚,板厂要哭了.....

請問怎麼計算得到孔銅厚度5MIL的?

电镀连

软件上是看不了的,而且常规pcb layout是不用管孔壁铜厚的,除非你设计的是大电流电源板,那可能要根据板厂的能力设计孔的大小。

软件上via的是成品尺寸.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top