微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 规则管理器中差分对内等长设置

规则管理器中差分对内等长设置

时间:10-02 整理:3721RD 点击:
有没有哪位大神指点一下,差分对内那个Repp是怎么出来的?假如差分net上连了好几个器件,对内等长怎么设置?如下图,J3.3应该改为CON2.141


这种情况可以到Relative Propagation Delay里面去设。

这个是差分等长起始PIN,设置差分对等长的时候设置的,如果有问题,应该是你的器件模型不正确或者等长设置起始PIN有问题,当NET中间有串接电阻或电容的时候,需要对电阻或电容附模型,这样两边的NET会变成一个XNET

连接器件多,用PIN PAIR控制。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top