微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 晶体负载电容布局

晶体负载电容布局

时间:10-02 整理:3721RD 点击:
1.一般四脚的晶体,我是习惯放在晶体和芯片之间
2.今天遇到两脚的晶体,参考板设计,负载电容放到外面去了。
这里就想问一下有什么区别,哪种好。



没什么区别 一样的

鄙人觉得,任何板卡都有问题,参考版只是大方向的参考。还是建议将负载电容放在晶体的芯片之间并靠近晶体放置。 个人观点觉得 虽然电容都有滤波半径,但参考版那样放置滤波效果不好。

头次听说滤波半径,学习了

是有这个说法的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top