微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分走線出错

差分走線出错

时间:10-02 整理:3721RD 点击:
差分线对设置的间距是5.5mil,一到45度的走线就变成5.50556是怎么回事?


格点问题吧,这个误差可以接受的,不用管

那uncouple length提示超出了,不用管它對嗎~

好像除水平及垂直走线外  都会有些许误差      

有办法设置这个误差允许的大小吗,要不然uncouple length超过走线就显示白色的,看着很不舒服~

TOL里加个数就可以了

试了可以,谢谢~

误差可接受  无所谓

这个要Constraint 设置一下就可以了,
不能直接贴图真麻烦
Constraint Manager-->electrical-->electrical constraint set-->routing-->differential pair 创建一个elc_cset,把tolerance设为0.01。这个地方可以设差分对内等长匹配,
然后在你的NET 那一栏让你的差分对套用这个elc _cset,就可以了就不会出现走线下面的那条亮色DRC了.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top