微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ddr等长问题

ddr等长问题

时间:10-02 整理:3721RD 点击:
在T型结构的双ddr走线当中,t点到两个ddr走线需要做到等长吗?如果需要等长公差是多少?如图所示。


要等长,一般address线误差100mils,

要等长,一般address线误差100mils,

要等长,一般address线误差100mils,

要等长,一般address线误差100mils,

要等长,一般address线误差100mils,

,以为电脑卡了,不小心回复多了;

当然要等长,你把孔达到两个器件中间的话走出来的线自然是等长的,反之自己去绕等长,0mil最佳,5mil以内

当然要等长,你把孔达到两个器件中间的话走出来的线自然是等长的,反之自己去绕等长,0mil最佳,5mil以内

总长误差正负25MIL    分段误差正负5MIL

ddr2需要等长,ddr3不需要,但ddr3一般走菊花链

需要等长,T点到两个颗粒的分支等长做的比较严格,做到+/-1mil,T点到主芯片误差可以放宽到10-25mil都可以

可以等長是最好的,若沒辦法,就算一下速度要多快,再決定誤差長度即可!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top