微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助 导网表出错

求助 导网表出错

时间:10-02 整理:3721RD 点击:

好久没用allegro,最近要搞块板子,导网表出错,已设置过,但依然出错,不想改库名称(封装有点多要改要花时间想偷偷懒)的长度还有办法么?
虽是老司机好久没开车了,请大家指教!,16.6的版本,(以前用15.x版本好像也没出现错误的情况,只是报警告)。







"+"是非法字符,先把这个错误解决了

欧姆的符号也是非法字符,都解决了再看看

把非法字符全改了。看一下

非法字符的问题解决了,NAME太长的问题有解决方法吗?

印象中好像环境变量哪里勾选长字符。具体不记得了。等待大神解答。

奇了个怪!等大神解答!

我上次也有NAME太长的问题 是因为在ORCAD原理图生成网表时setup/Device/Net/Pin/Name Char Limit 这个选错了 应该默认选31 就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top