微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > RS422单板DDR 在800M工作时钟下不link

RS422单板DDR 在800M工作时钟下不link

时间:10-02 整理:3721RD 点击:
各位大神,在逻辑调试时发现一个单板在焊接RS422(LVDS插座不焊)的插座时,DDR在800M工作时钟下不link,在焊接LVDS (RS422插座不焊)时该问题不存在,逻辑问这个和pcb设计有无关系?单板是同一个单板,只是兼容方案,LVDS和RS422选其中一个功能。(附图中X4\X5的是LVDS插座,X6是RS422插座)


单板叠层为TOP-02GND-03S1-04GND-05S2-06V1-07GND-08S3-09GND-BOTTOM   DDR走线在03S1、05S2、08S3 层,03和08层信号都是下上包地,在05层电源层分割DDR信号都在DDR电源1.5V映射下面,不存在跨分割问题

应该不是PCB的问题,估计小编要背锅

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top