微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 詢問PCI-E X16得長度規範

詢問PCI-E X16得長度規範

时间:10-02 整理:3721RD 点击:
不好意思,想問一下 我Layout從PCI-E X16 connector 到 CPU 端,差動對與差動對長度可以差距多少以及差動對自己本身TXP與TXN長度可以差距多少

对与对之间的误差原则上没有要求。
如果是PCIe 3.0,对内误差+/-2mil。

好的,謝謝你

The length difference between lanes (longest to shortest lane) within a PCIe port
should not be bigger than 2". ---- intel spec.

不好意思,想請問您可以把看到的文獻傳給我看嗎

看具体芯片的layout guide吧,每家的要求会有差别。

Intel官网 网卡芯片 一大把PCIE1.0-3.0 走线要求 去下载一个吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top