微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 各位亲们 求助 帮我看下导网表出现这些错误是什么原因

各位亲们 求助 帮我看下导网表出现这些错误是什么原因

时间:10-02 整理:3721RD 点击:
如图,不盛感激


已经搞定

怎么搞定了,我也遇到了同样的问题?

封装有问题 一个多部分的原理图器件 分成多部分的时候 里面有的部分是空的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top