微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线打孔时,怎么设置两个via的间距?求解,谢谢。

差分线打孔时,怎么设置两个via的间距?求解,谢谢。

时间:10-02 整理:3721RD 点击:
差分线打孔时,怎么设置两个via的间距?求解,谢谢。


右击。

右击   via pattern spacing

有图有真相



TKS.

布差分线时右键设置

再请教一下,差分对自动打孔时,如何合理的设置孔间距?是让中间有铺铜好,还是尽量靠近一些好?
如果间距远点,在中间层铺铜时会有铜皮从两孔间穿过;
如果间距近点,就不会有。其中哪种处理比较合理?


尽量靠近

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top