微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铺shape,发现会出现空洞

铺shape,发现会出现空洞

时间:10-02 整理:3721RD 点击:
发现有时,铺大的shape,放大会发现出现一些小的void挖空状态的shape,没有过孔and设置避让的规则,会出现一些小的空洞,形状不一

空洞shape


可能之前有过过孔,发现用不上了你就删了。也有可以能设置了routekeepout

检查是否有禁布

检查是否有禁布

不是禁布的问题,有些孔是异样的呢

应该不会出现这个问题的,你把那个VOID删掉,看会报什么错

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top