微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 請問DDR Bus上小凸點

請問DDR Bus上小凸點

时间:10-02 整理:3721RD 点击:

Hi, All.
有人可以分享一下, DDR Bus上這些小凸點要怎麼做,我聽說有skill.可處理。


allegro 自带这个功能

allegro 自带这个功能  +1

什么地方设置的?为什么要这么做,没见过,请教一二!多谢

真的?怎么操作的?

真的?怎么操作的?

自带功能的是新版本。这个叫tab routing,intel的,对于不同叠层、走线的group、area都要相应的要求。最好用intel给的skill做,或者找人去intel上面down,skill包里有guide

新版本是指哪个版本?16.6没有吧?

Allegro 17.2才有.   
如有現成的Intel Skill包可以提供?

平衡阻抗(线宽)和串扰(线间距)。

方法可以增加两根线之间的互容特性而保持其电感特性几乎不变,而增加的电容可以有效控制每一层的的阻抗,减小外层的远端串扰。

在命令栏输入:generate_tabs 就出现这个命令 你可以试试

在命令栏输入:generate_tabs 就出现这个命令 你可以试试

谁有问题
可以联系我 啊

呵呵,有趣了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top