微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro中铺铜间距不对

allegro中铺铜间距不对

时间:10-02 整理:3721RD 点击:
大家有没有遇到过,铺铜不按照禁铺区避让的情况?会比禁铺区稍微大一些?检查过规则设置,是没有问题的。

没图没真相。

没图没真相。

没图没真相。

没图没真相
是不是禁布区 比规则还小啊?

禁布是不是加了 shape allow的属性

不是呢,是用shape做成的焊盘,包含有禁铺区。同一个板子,有时候禁铺是ok的,有时候是错的,感觉像是软件bug

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top