微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > PCB设计中的伴地设计到底是好是坏

PCB设计中的伴地设计到底是好是坏

时间:10-02 整理:3721RD 点击:
控制好阻抗,伴地设计是否可以认为是人为地提供了最小回路,加了屏蔽,好处多多

PCB设计中的伴地设计到底是好是坏

像差分的伴地孔肯定是有好处的,做过仿真验证过得,可以提高换层处的阻抗跌落!

应该是好处多多,要不也不会优先推荐地

射频模拟信号包地和常见,可以有效提高信号质量。

是说包地吗?觉得没必要,叠层间距都很小了也就几个MIL,你包个地最少也要15MIL以上对阻抗影响才很小,要不阻抗就白做了。没好处。两层板那就要包地了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top