微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 拷贝出来的走线为什么会出现报错?

拷贝出来的走线为什么会出现报错?

时间:10-02 整理:3721RD 点击:

左边是开始布的线是没有DRC错误的,不存在间距错误。其它是拷贝出来的走线为什么就会有DRC了呢?

L/W错误不是间距错误哦,是线宽错误。走的线宽比设定的线宽小才会报L/W DRC的!

线宽错误,你 i 一下属性看下, 是否规则不一样

我问的是手动布线并没有DRC错误,为什么copy出来的线就有了呢?

问题已经知道了,是线宽走的小了而不是大了,与设置的线宽不相符,设置的是6而走的是5

说了你还不信!

线宽错误,你 i 一下属性看下, 是否规则不一样

线宽和你的规则冲突了

手动布的和你拷贝出来的线宽不一致,手动扯的会根据你CM设的值来确定线宽

线宽错误
线宽错误

非常正确,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top