微波EDA网，见证研发工程师的成长！
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么有时候Layout Density显示值为0

为什么有时候Layout Density显示值为0

时间：10-02 整理：3721RD 点击：

执行Summary Drawing Report查看信息时，为什么有的板子Layout Density显示为0?

找到原因了，原来是没有定义routkeepin

没有定义Routkeepin ，就会是0的

上一篇：請教, 在Route Keep Out 的範圍中, 如何鋪一塊銅？
下一篇：分享BRD格式无法默认用allegro打开处理方法

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top