微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR等长设置再次求教?

DDR等长设置再次求教?

时间:10-02 整理:3721RD 点击:
DDR等长很多资料里面讲参考CLK+-200mil,组内等长10mil,那么在走线的时候CLK长度1810MIL,地址线=1810+-200mil也就是1610-2010的设置范围,可是组内等长10mil,那这个地址线的长度范围我改怎么设置呢

你把所有地址线和CLK先放一组,组内等长10MIl,等长做好后,你再把CLK拉长200MIL不就行了

你把所有地址线和CLK先放一组,组内等长10MIl,等长做好后,你再把CLK拉长200MIL不就行了

你把所有地址线和CLK先放一组,组内等长10MIl,等长做好后,你再把CLK拉长200MIL不就行了

这个组走线最长的现在是2442 最短的是1335,这样去做等长百分之80的线都要调整的,,可是空间又有限,怎么办好呢

我做过这种要求的DDR,它说的参考CLK,是说data线也要参考CLK的长度,然后其他的在组内也需要在+-10内,这个要求很高了

这个长度设置在哪个范围呢

这个长度设置在哪个范围内?没有高手指点一下吗

一般情况是:DQS与CLK放在一组内,规则设置在+-200,然后在分组,DATA的以DQS为基准每组控制10以内,地址线的以CLK为基准控制在10以内,这种情况很难做到,一般会视情况有所放宽,绕的时候还需要注意DATA线中最长的不能比CLK长200(一般不会有),最短的也是如此(这个很坑爹,会然让人想哭)

CLK长度1810MIL,地址线=1810+-200mil也就是1610-2010的设置范围,可是组内等长10mil,这个地址线的组内等长范围该怎么设置呢

是不是设置在2010+-10mil呢

具体是这个要求,长度设置范围怎么定


你这个地址线直接+-50就好了

范围怎么设置?

所有的地址线放一组,直接0:50,也可以直接:100,都可以

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top