微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR时钟线等长问题

DDR时钟线等长问题

时间:10-02 整理:3721RD 点击:
通常DDR的时钟线CLK需要跟哪一组做等长,CA组?DQ组?

地址

地址线,一般时钟线比地址线长200mil,一样长也没问题的

同上

clk不仅需要跟CA组做等长,和dqs这个货也需要有skew的约束。

地址

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top