微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 整板大gnd网络避让疑惑

整板大gnd网络避让疑惑

时间:10-02 整理:3721RD 点击:
规则设置的via to shape都是10mil,发现每层铺的整板大的GND网络,via to shape 都是20mil间距,
实验:我把别人的板子整板大的gnd网络删除了,我自己在铺gnd,发现是10mil间距避让,郁闷,什么原因?
猜测验证结果:
1.铺shape时设置所有孔的到此shape间距?(没有找到)
2.孔上也没有加ROUTE Keepout




学习

别人应该是对那块shape的属性单独设置的

查看 PCIE3_CLKREQ#这个网络的规则

2楼正解!

2楼正解!+1

学习,二楼正解,只是我都是propreties里面设置!原来也是这点的效果!

2楼正解!+1

2楼正解!+1

2楼正解!+1
这个只能说明小编对软件还不是太熟悉

感谢

是的

oversize'

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top