微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 器件重叠了,DRC怎么检查?

器件重叠了,DRC怎么检查?

时间:10-02 整理:3721RD 点击:
如题,器件重叠,即一个器件放到另一个器件里了,DRC有办法检查吗?用的allegro.


这个有打开!?


元件重叠了会有package to place keepout spacing的报警,把2楼说的那里对应的选项打开就好了

附件


:$

有的,你把DRC打开即可

这个选项打开了,但也没看到有这个错误的信息!好像还是少了什么东西!


PACKAGE GEOMETRY/PLACE_BOUND_TOP
打开这层,器件占地面积

ls正解  drc显示打开

学校

Package to Package 打開 + Place bound 顏色打開

元器件封装要有place bound top

个人意见:PACKAGE GEOMETRY/PLACE_BOUND_TOP这个器件在安全距离内优势也会报错,检查器件重叠看SOLDMASK层是否有重叠

先检查place bound,过近之后再看器件的本体是否冲突

drc也要打开,还是你的两个元件都放在同一面了?如果一个top一个bottom就不会有DRC了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top