Cadence的PCB怎么导出网络表

        各位大神，有谁试过  从一个.brd的PCB文件 生成网络表  再导入到另外一个.brd的PCB文件的?谁能提供一下方法?
        试过export  logic  发现导出可以  导入不行

Export-Netlist

导入前，必须保证库中要有封装的device文件及设置其路径

导出2个板的网表，在合并这2个网表，注意合并后元件的位号不能有重复，有重复的自己手工修改

Export-Netlist

还是不知道怎么操作啊

感觉跟原理图导出网表是不一样的

Export-Netlist

Export-Netlist

导出：tools-quick Reports-Netin (non-back)随便保存个地方；导入：File-Import-logic-选择other(Import netlist选择刚才导出的文件，选择Supersede all logical data和Ignore Fixed property这两项)，然后点导入OK

看看路径对不?

先把pcb中的封装导出作为库，设置路径。再导出netlist，导入新的pcb路径

贊成樓上的做法

Export-Netlist