微波EDA网,见证研发工程师的成长! 2025骞�03鏈�30鏃� 鏄熸湡鏃�
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence16.6 原理图反标问题

cadence16.6 原理图反标问题

时间:10-02 整理:3721RD 点击:
capture中设置PIN group后导出netlist时出错。说器件part出现冲突。设置pin group之前是成功的,这是什么原因,大家都怎末解决?另外,反标时原理图一定要设置PIN group吗?大家反标都是一个什么流程?求指教

反标时候,如果原理图中有类似运放U1A、U1B这样的标号,反标时候会报错,只能手动调节了

恩,我的确实有这样的标号,这样的标号要怎末手动调节?原理图手动修改netlist吗?还是对这样的位号的器件做一下什么处理工作?

尽量不要用反标 真心的

我反标还是比较成功,cpu分很多部分都没有标乱。也是在论坛里找的方法做的

这和反标有关系?

在哪里?能给个链接吗?多谢多谢

学习了

看看这个链接,http://www.eda365.com/forum.php?mod=viewthread&tid=5621这个链接里看看吧

呃,2级会员看不了链接

二级会员看不了链接

学习了

灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top